Verbesserte Empfindlichkeit eines Photodetektors durch die Einführung resonanter Strukturen im Standard SOI CMOS Prozess

Eine der großen Herausforderungen der optischen Inter-Chip Kommunikation heute besteht in der gemeinsamen Integration von optischen Detektoren und III-V Lichtquellen in den Standard CMOS-Prozess. Verschiedene bisherige Konzepte reichen von Deep Trench Memory Cells als Detektoren bis hin zu III-V Detektoren, zu deren Herstellung III-V-Schichten auf die Silizium-Chipoberfläche aufgebracht werden. Im Gegensatz dazu wäre es äußerst effizient, wenn man den SOI CMOS-Prozess selbst verwenden könnte, um Detektoren für 850nm-Wellenlängen herzustellen. Tatsächlich existieren in der CMOS-Technologie bereits viele potentielle Detektoren in Form von PN-Übergängen. Aufgrund der starken Dotierungen heutiger Designs sind die Verarmungszonen mit 50-100nm jedoch sehr klein. In kleinen Verarmungszonen ist aber gleichzeitig auch das absorbierende Volumen, in dem freie Ladungsträger erzeugt werden können, klein. Mit der Einführung resonanter Strukturen in den CMOS-Prozess stellen wir das Konzept eines Photodetektors mit hoher Empfindlichkeit bei geringer Schichtdicke vor, das ohne Einschränkung und ohne weitere post-processing Schritte mit dem heutigen Standard SOI CMOS Prozess kompatibel ist.